本文來自格隆匯專欄：半導體行業觀察

儘管 TSMC 的 N3（3 納米級）製造工藝系列 在性能和功耗方面帶來了許多優勢，但代工廠初始 N3 節點的成本非常高，阻礙了廣泛採用。據報道，不出所料，有傳言稱該公司準備降低 3nm 生產的報價，以激發芯片設計公司的興趣。 

雖然此時任何已發佈的台積電 N3 報價和價格都應被視為謠言，但台積電 N3E 工藝的生產成本可能會低於其最初的 N3。該公司將對其他 N3 級節點（如 N3P、N3S 和 N3X）的生產收取多少費用還有待觀察。降低 3nm 生產的價格將吸引更多客户到這些節點，但這不是一蹴而就的事情。 

據傳，台積電最初的 N3 製造技術（也稱為 N3B）僅供蘋果使用，因為該公司是代工廠的最大客户，願意率先採用前沿節點。但是 N3 是一項使用起來很昂貴的技術。據報道稱， N3 廣泛使用了多達 25 層的極紫外 (EUV) 光刻技術， 現在每台 EUV 掃描儀的成本為 1.5 億至 2 億美元，具體取決於配置。為了折舊配備此類生產工具的晶圓廠，台積電不得不對其 N3 工藝和後續工藝的生產收取更多費用。  

有人説，台積電每片 N3 晶圓的收費可能 高達 20,000 美元——高於每片 N5 晶圓的 16,000 美元——雖然此類報價取決於多種因素，但關鍵要點是芯片生產的成本越來越高。成本增加意味着 AMD、Broadcom、MediaTek、Nvidia 和 Qualcomm 等公司的利潤下降，這就是芯片開發商正在重新考慮他們如何創建先進設計和使用前沿節點的原因。 

華興資本分析師 Szeho Ng 寫道：“我們相信有意義的 [N3] 提升將在 2023 年下半年，屆時優化版本 N3E 將準備就緒。” “它在 HPC（即 AMD、英特爾）、智能手機（即 QCOM、MTK）和 ASIC（即 MRVL、AVGO、GUC）方面的主要客户可能會留在 N4/5 並選擇 N3E 作為他們的首次 N3 類嘗試，在我們看來。與此同時，我們認為基準 N3（又名 N3B）的採用將主要限於 Apple 產品。” 

據報道，為刺激合作伙伴使用其 N3 級工藝技術，台積電正在考慮降低這些節點的報價。尤其是台積電的N3E製程，最多隻使用19層EUV，製造複雜度略低，使用成本較低。台積電可以在不損害盈利能力的情況下降低 N3E 生產的報價。在SRAM 單元縮放方面， N3E 與 N5 相比優勢為零 ，這意味着與 N3/N3B 上製造的芯片相比，芯片尺寸更大。 

AMD 公開宣佈，它計劃 在 2024 年到期的部分基於 Zen 5 的設計中使用 N3 節點，而 Nvidia 預計將在其下一代基於 Blackwell 架構的 GPU 中採用 N3，這將在同一時間段內問世。由於成本高昂，N3 級節點的採用預計將僅限於某些產品——因此降低報價可能會讓芯片設計人員重新考慮他們的採用策略。  

台積電的N3還有一個問題：良率低。一些估計良率 在 60% 到 80% 之間，  DigiTimes的消息來源 （ 來自Dan Nystedt）表明它們低於 50%。也就是説，由於據報道只有蘋果公司使用了這種製造技術，而且該公司以非常保密着稱，因此有關初始 N3 芯片良率的任何細節都應該持保留態度。